信頼性と品質認定

メンバーシップと認証規格

Cirrus Logicは、業界標準および品質専門組織に貢献しています。当社は、AECおよびJEDECのメンバーとして、業界標準の策定に積極的に参加しています。

信頼性試験と認定試験について

1. 信頼性とは

信頼性とは、製品が一定の条件下で、特定の期間に必要な機能を果たす確率のことです。半導体デバイスの信頼性を短い言葉で「残存率」と呼びます。これは時間「0」に使用を開始して、指定された時間「t」まで故障しないデバイスの割合を表します。

2. Cirrus Logicの品質と信頼性

Cirrus Logicは、すべての製品が最高の品質と信頼性の高い性能を実現することを目指し、系統的なアプローチに基づいて努力を続けています。当社は、設計/開発から、製造、組立て、試験、そして出荷品質管理に至るまで、製品のあらゆる段階において品質と信頼性を重視します。当社の品質試験と信頼性試験は、すべての製品の初期不良率（単位：PPM）および磨耗故障率（単位：FIT）を、目標値よりも低く抑えるために行います。

3. 不良の種類

デバイスの寿命における不良の種類は、多くの場合バスタブ・カーブを用いて説明されます。不良には初期不良と磨耗故障の2つの種類があります。デバイスの通常の動作のなかで、不良率が一定かつ極めて低くなる期間が、初期不良と磨耗故障の間に現れます。

4. Cirrus Logicの信頼性カテゴリ

Cirrus Logicの信頼性試験は、以下の認定とモニタリングの2つのカテゴリに分類されます。

    a. 認定:

       1. 目的: すべての新製品の生産技術性をテストします。
       2. 製造工程、技術、パッケージ、および組立てに対して行います。

    b. モニタリング:

       1. 目的: 既存のデバイスの生産技術性が高度な信頼性と品質を維持しているかどうかを定期的に検査します。
       2. 製造工程、技術、パッケージ、および組立てに対して行います。

5. 不良率とは

信頼性は通常、不良率で測定します。不良率は、あるデバイスがある特定の時間までは「良品」で、その次の瞬間に故障する可能性を表します。Cirrus Logicは、デバイスの信頼性を以下の方法で測定します。

割合: 故障したデバイスの数を、調査対象のサンプル総数で割ってパーセンテージで表します。
FITS（10億デバイス時間当たりの不良件数）: 109個のサンプルに対する不良の数。
DPM (DPPM): 100万個のデバイスに対する不良（不良部品）の数。
信頼区間: 選択された信頼レベル（通常は60%）によるχ 2を、不良率の計算で重み付けとして使用する。サンプルの規模が制限される場合に、不良ゼロという結果が出た場合に特に有効です。

信頼性ストレス試験について

以下、Cirrus Logicで行っている標準的なストレス試験を紹介します。

試験は、Cirrus LogicのIC認定仕様のほか、該当するJEDEC規格、またはAEC Q100の条件に沿って行われます。条件が競合する場合、市販製品についてはJEDECの条件を採用し、自動車部品についてはAECの条件を採用しています。ボード・レベルの信頼性試験については、参考標準としてIPC-9701を使用します。

以下のストレス試験の対象となるデバイスは、同じ電気的・機能的試験項目にすべて合格することが求められます。不良分析は必須であり、問題の根本原因の特定と、適宜、是正処置（Corrective Action）が必要となります。

1. 寿命試験(JEDEC JESD22-A108)

寿命試験は、極端な温度および動的な電圧バイアス条件での使用により熱的に活性化される不良メカニズムを加速するテストによって、短期間でテスト結果を把握するストレス試験です。通常は、データシート仕様上の上限をバイアス・レベルとし、125°Cで実施します。

a. 初期不良テスト

使用の初期段階では、ランダムに発生する不良、製造工程のばらつきなどが原因で故障率が高くなる傾向があります。初期不良テストは、製品サイクルの初期段階（3か月～6か月）の故障率を見積もる目的で実施し、通常、DPMという指標を用います。通常、初期不良テストは、信頼性測定のための手段としてデバイスの組立て工程に使用します。初期故障率（EFR: Early Failure Rate）は、設計および組立て工程が安定化するまで、製造バーンインまたはVbumpストレスによって抑制されます。

目的: 試験時間を変えながら、デバイスに対して125°Cで連続的に電圧（デバイス固有）を印加します。試験結果を基に初期不良率または初期故障率を計算し、製造バーンインの期間を決めます。

説明：最大VSS、入出力負荷、クロック・レート・ベクトルなど、各種の条件をできるだけ多くのデジタル回路に適用します。また、試験時間を変えながら適切なストレスを加え、125°Cでデバイスに適用されるアナログ・フル・スケール範囲を調査します。

Vbump試験は、短時間、通常よりも高い電圧を印加することによって、デバイスをスクリーニングする手法です。

b. 高温動作寿命試験（HTOL: High Temperature Operating Life）

通常、動作上の故障率期間は、きわめて長期にわたり続きます。HTOLは、電気的メカニズムと熱的メカニズムの両面から、長期的な動作ストレスに対するデバイスの耐性を調べる目的で使用されます。特定の組立て工程における、デバイスの設計/レイアウトの信頼性測定手段として用いられるのが一般的です。

目的: 特定の条件下で動作寿命をシミュレーションします。

説明：初期不良試験と同じです。

2. プリコンディショニング（プリコン）(JESD22-A113 / IPC/JEDEC J-STD-020)

目的: 実際のPC基板組立て工程をシミュレーションします。

説明：信頼性試験よりも前に実施します。パッケージ・コンポーネントには、加熱（脱湿）、浸漬、はんだ付けリフロー・シミュレーションを行います。その後、電気的な故障がないか自動検査機器(ATE)テストを実施します。このストレス試験は、パッケージの信頼性認定試験（HAST/THB、TC、UHAST）よりも前に実施します。

可変条件: 加熱 = 125°C、浸漬 = 30°C、60% RH、リフロー温度 = 260°C。他の条件も使用可能です。

3. バイアス付き高度加速ストレス試験（HAST: Highly Accelerated Stress Test）(JESD22-A110)

目的: 極端に過酷な動作条件をシミュレーションします（THBにきわめて近い）。

説明：極端な温度や湿度で、試験時間を変えながら試験槽でデバイスを加熱します。試験槽に置かれている間、デバイスにはバイアスが印加されます。その後、電気的な故障がないかATEテストを実施します。
可変条件: 温度 = 130°Cまたは110°C、湿度 = 85% RH、時間 = 96または264時間、電圧バイアス・レベル。

4. 高温高湿バイアス試験（THB: Temperature Humidity Bias）(JESD22-A101)

目的: 長期的な温度、湿度、および電気的なストレスに対するデバイス／パッケージの耐性を調べます。

説明：極端な温度や湿度で、試験時間を変えながらオーブンでデバイスを加熱します。オーブンに置かれている間、最大ディファレンシャル・バイアスがデバイスのそれぞれのピンに印加されます。その後、電気的な故障がないかATEテストを実施します。

可変条件: 温度 = 85°C、湿度 = 85% RH、時間 = 1000時間（暫定的リードポイントは100および500時間、電圧バイアス・レベル。

5. 温度サイクル試験（TC: Temperature Cycle）(JESD22-A104)

目的: 一般に、パッケージや回路の異なる材質に基づく熱膨張の違いによる影響を加速させます。パッケージの高温や低温への耐性、輸送時や使用中の温度変化に対する耐性を調査する目的で行います。

説明：デバイスは、加熱試験槽に置きます。温度サイクルは、極端な温度、極端な温度での設置/浸漬時間、および温度のランプ・レートにより定義されます。その後、電気的な故障がないかテストを実施します。不合格になったデバイスは、ダイの取り付けに使われたエポキシ樹脂やモールド時でのストレスによるクラック、剥離などが生じていないか調査します。

可変条件: 温度 = 150°C（上）および-65°C（下）、時間 = 試験槽あたり10分、サイクル数 = 500。他の同等の条件も使用可能です。

6. バイアスなし高度加速ストレス試験（UHAST: Unbiased Highly Accelerated Stress Test）(JESD22-A118)

目的: 極端に過酷な動作条件をシミュレーションします（オートクレーブと同様）。

説明：極端な温度や湿度で、試験時間を変えながら試験槽でデバイスを加熱します。その後、電気的な故障がないかATEテストを実施します。

可変条件: 温度 = 130°Cまたは110°C、湿度 = 85% RH、時間 = 96 または 264時間

7. HTSL (JESD22-A103)

目的: 保存条件下での時間と温度が、熱的に活性化される半導体電子デバイスの故障メカニズムに及ぼす影響を調査する目的で使用します。

説明：極端な温度や湿度で、試験時間を変えながら試験槽でデバイスを加熱します。その後、電気的な故障がないかATEテストを実施します。

可変条件: 温度 = 150°C、時間 = 1000時間。他の同等の条件も使用可能です。

8. ESD

このストレス試験は、半導体デバイスの静電気（ESD: Electrical Static Discharge）に対する耐性を調査する目的で使用します。一般的に用いられている試験モデルとしては、以下の3つがあります。ESD試験の種類:

a. 人体モデル（HBM: Human Body Model）(JS-001)

静電気を帯びた人体が触れることによってデバイスのピンに流れ込む放電をモデル化したものです。静電容量C=100pF、抵抗R=1.5 kmの放電回路に相当します。

b. デバイス帯電モデル（CDM: Charged Device Model）(JESD22-C101)

取り扱いが原因でデバイス・パッケージやリード・フレームといった部分が帯電し、デバイス上のピンが金属製の筐体や固定部品に接触することによって生じる放電をモデル化したものです。このモデルは、自動組立てラインで起こる故障形態と高い相関関係があることがわかっています。

9. ラッチアップ試験(JEDEC 78)

ラッチアップ試験は、入力ピンやI/Oピンに注入された直流電流が原因で生じるSCRラッチアップに対するデバイスの耐性を確認する目的で実施します。Cirrus Logicでは、電流注入や電源の過電圧を検査しています。ラッチアップ試験を行う製品は、ストレスにさらした後、ATE電気試験に合格する必要があります。

a. ラッチアップI/O:

可変条件: 注入電流 +-(0～100) mA、温度 = 25°C（またはデータシート仕様上の最高温度）。

b. ラッチアップVdd

可変条件: 1.5*Vddmax、温度 = 25°C（またはデータシート仕様上の最高温度）で電源を検査。

ボード・レベルの信頼性試験

高度/高性能なパッケージ技術の場合は、はんだ付け相互接続部分の信頼性を確認するために、デイジーチェーン試験手法を用いたボード・レベルの信頼性（BLR: Board Level Reliability）試験を実施できます。不良の発生したサンプルについては、不良分析を行って原因を特定します。

1. 熱サイクル試験（BLR TC: Thermal Cycle）(JESD22-A104 / IPC-9701)

目的: コンポーネントのはんだ付け接続部分とシステム・ボードとの間の熱膨張の違いによる影響を加速させます。

説明：デイジーチェーン試験デバイスを、デイジーチェーン印刷回路ボードにはんだ付けします。次に、これらのボードを加熱試験槽に置きます。熱サイクルは、極端な温度、極端な温度での設置/浸漬時間、および温度のランプ・レートにより定義されます。すべてのデイジーチェーン・ネットの抵抗は、in-situで、または次のあらかじめ定義された測定済みの読み取りポイントで、初回の抵抗と比較されます。

可変条件: 温度 = 85°C（上）および-40°C（下）、時間 = ～60分/サイクル、サイクル数 = 1000。他の同等の条件も使用可能です。

2. 機械的衝撃試験（BLR MS: Mechanical Shock）(JESD22-B110 / JESD22-B111)

目的: システム・ボードに取り付けられたコンポーネントの衝撃性能を評価することで、製品/システム・レベルの試験および処理、運送、または現場作業で発生する故障モードをシミュレーションします。

説明：デイジーチェーン試験デバイスを、デイジーチェーン印刷回路ボードにはんだ付けします。これらのボードはその後、必要なピーク加速度とパルス幅を持つ衝撃パルスを与えることが可能な衝撃試験ツールに配置されます。すべてのデイジーチェーン・ネットの抵抗は、事前定義された読み取りポイントに続いて測定され、初回の抵抗と比較されます。

可変条件: 加速パルス = 正弦波の半周期の波形/ピーク加速度 = PCBを曲げた状態で1,500Gまたは2,900Gの衝撃/衝撃数 = 30。他の条件も使用可能です。

当社の不良分析ツールと機能についてご覧ください。