Fractional-N クロック・マルチプライア

CS2501は、プログラム可能な位相同期ループ (PLL) を組み込んだシステム・クロッキング・デバイスです。ハイブリッド・アナログ/デジタルPLLアーキテクチャは、デルタシグマ・フラクショナルN型アナログPLLおよびデジタル周波数同期ループ (FLL) で構成されています。CS2501は、安定したタイミング基準クロックからのクロック生成を可能にします。デバイスは、50 Hzという低周波数でノイズの多いクロック基準から低ジッタ・クロックを生成できます。内部発振器はタイミング基準クロックを提供できるため、外部コンポーネント要件を削減できます。

CS2501では、I2CおよびSPIモードをサポートする制御インターフェイスを使用して構成できます。CS2501は、単一の1.8 Vまたは3.3 Vの電源で動作できます。このデバイスは、高性能と低消費電力を兼ね備えています。

CS2501は、商用グレード（-40°C～+85°C）の10ピンTSSOPパッケージで提供されます。このデバイスは、-40°C～+105°で動作するAEC-Q100認定のグレード2パッケージでも使用できます。

イノベーションが響くROCKS® エンジニアリングを追求したROCK® CIRRUS® CIRRUS ROCKS®

テクノロジー

オーディオ・クロック生成およびジッタ低減

特長

  • 高性能アナログ／デジタルPLL
  • ハイブリッド・アナログ/デジタルPLLを使用したフラクショナル・クロック・マルチプライアおよびジッタ低減
    • 低ジッタ 6～75 MHz クロック (CLK_OUT0 を生成、50 Hz～30 MHz 低品質または間欠的な周波数基準 (CLK_IN) に同期
  • 柔軟なタイミング基準ソース
    • 外部クロック、外部水晶、または内蔵発振器
  • 優れたパフォーマンス
    • 高分解能PLL比 (1 PPM)
    • 40 psRMSの周期ジッタ
    • 内部基準による35 psRMS周期ジッタ
  • 間欠的な入力から生成されるグリッチなしのクロック出力
  • I2C/SPI制御ポート
  • 構成可能な補助クロック/ステータス出力
  • ボード面積の省スペース化
    • 外部のアナログ・ループ・フィルタ・コンポーネントなし
  • ピン互換、レジスタ・マップ、およびCS2100やCS2300と互換性のある制御
  • 単一電源動作、1.8 Vまたは3.3 V

パラメトリック仕様

ホスト・インターフェース true
ワンタイム・プログラマブル false
周波数合成/クロック・ジェネレータ false
クロック・マルチプライア/ジッタ除去 true
電源 (V) 1.8;
3.3
入力周波数レンジ 50 Hz～30 MHz
基準周波数レンジ(MHz) 8～75
出力周波数レンジ(MHz) 6～75
パッケージ 10L-TSSOP

技術文書

CDB-CLOCKING User Guide

Jun 1, 2024, DS1386DB1 : 2.7 MB

CDB-CLOCKING-MB Schematic and Block Diagram

Jun 1, 2024, CDB-CLOCKING-MB-REV-B : 715KB

CS2501 Product Data Sheet

Nov 1, 2024, DS1345A4 : 2.1 MB

CS2501 Migration Document

May 1, 2024, AN0631R1 : 144 KB

CS2XXX Device ID Compatibility

Mar 1, 2024, AN0626R1 : 90 KB

ソフトウェアとツール

プレス・リリース

2024

12 月 5 日

Cirrus Logic、車載オーディオおよびプロ・オーディオ・システムのタイミングを再定義

次世代タイミング・デバイスは、既存のすべてのCirrusタイミング・デバイスにシームレスなアップグレードを提供し、高いパフォーマンスを実現

ブロック図


イメージ全体を表示

詳細

包括的なソリューション

ユーザーに素晴らしいオーディオ体験を提供するCirrus Logicのハードウェア/ソフトウェア・ソリューション：オーディオ、高性能ミックスド・シグナル